Nous voyons sur le diagramme fonctionnel de l'AD9951, dans le "DDS core" un sommateur qui ajoute un offset à la phase instantanée calculée du signal généré. Cet offset est codé sur 14 bits ce qui permet un réglage très précis. La principale application consiste à obtenir une modulation de phase du signal. Nous allons mettre à profit cette fonction pour améliorer la précision de la fréquence générée en provoquant un glissement lent et continu de la phase. Je suppose que la phase peut varier de 0 à 2pi ce qui correspondra à une période complète sans discontinuité (saut) de phase perceptible. Je vais tester ça. Je précise qu'il s'agit d'apporter une correction hyperfine de la fréquence afin de pratiquement annuler l'erreur d'arrondi de la valeur du mot de commande sur 32 bits. Cette erreur est déterministe, elle correspond au reste de la division effectuée lors du calcul de FTW. Elle dépend donc de la fréquence générée. L'ATmega 2560 nous calculera la correction à appliquer pour chaque fréquence.